Prozess- und Bauelementesimulationskonzept für 32 nm CMOSFET-Technologie

Im Projekt soll durch Simulationen ein tragfähiges Konzept für CMOSFETs im Gatelängenbereich von 32 nm bzw. darunter erarbeitet werden. Mit Hilfe der Prozess- und Bauelementesimulation lassen sich Zeit und Kosten durch Optimierungsrechnungen einsparen sowie die experimentellen Arbeiten hinsichtlich eines besseren physikalischen Verständnisses begleiten. Aufgrund der rasanten Verkürzung der Entwicklungszyklen von Mikroprozessoren tritt die Bedeutung und Notwendigkeit der theoretischen Betrachtungen vor den experimentellen Untersuchungen immer mehr in den Vordergrund. Ausgangspunkt bildet eine konventionelle Skalierung unter Beachtung neuartiger technologischer Schritte wie Kurzzeitausheilung. Parallel dazu werden die verwendeten Simulationswerkzeuge angepasst bzw. weiterentwickelt und anhand von experimentellen Ergebnissen kalibriert, so dass die nötige Genauigkeit erreicht wird. Danach werden alternative Strukturen untersucht und optimiert.